4月2日消息，據(jù)外媒Semiconductor Engineering報導(dǎo)，三星電子近日在半導(dǎo)體產(chǎn)業(yè)會議Memcon 2024上表示，2025年后將進(jìn)入3D DRAM時代。
三星預(yù)計，DRAM產(chǎn)業(yè)將于2030年前將制程壓縮至10nm以下，現(xiàn)有設(shè)計方案更難擴(kuò)展。因此，很多廠商正在開發(fā)3D DRAM多種創(chuàng)新型設(shè)計，以提高內(nèi)存性能。
報道稱，三星展示兩項3D DRAM技術(shù)，包括垂直信道晶體管（Vertical Channel Transistor）和堆疊DRAM（Stacked DRAM）。相較傳統(tǒng)晶體管結(jié)構(gòu)，垂直信道晶體管將信道從水準(zhǔn)變?yōu)榇怪保蠓鶞p少元件面積，但提升刻蝕精確度要求。
相較2D DRAM結(jié)構(gòu)，堆疊DRAM可充分利用Z軸向空間，較小面積容納更多存儲單元，單晶片容納提升至100G以上。有研究機(jī)構(gòu)預(yù)計，3D DRAM市場發(fā)展，有望2028年達(dá)千億美元規(guī)模。
而為了與其他內(nèi)存制造商競爭，三星今年年初已經(jīng)在美國硅谷設(shè)立新3D DRAM研發(fā)實驗室，以開發(fā)先進(jìn)內(nèi)存。